aboutsummaryrefslogtreecommitdiffstats
path: root/drivers/misc/habanalabs/include/goya/asic_reg/tpc2_rtr_regs.h
blob: 0eb0cd1fbd19bc5b0eaf4b2f4c001d63163b87cf (plain) (blame)
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
38
39
40
41
42
43
44
45
46
47
48
49
50
51
52
53
54
55
56
57
58
59
60
61
62
63
64
65
66
67
68
69
70
71
72
73
74
75
76
77
78
79
80
81
82
83
84
85
86
87
88
89
90
91
92
93
94
95
96
97
98
99
100
101
102
103
104
105
106
107
108
109
110
111
112
113
114
115
116
117
118
119
120
121
122
123
124
125
126
127
128
129
130
131
132
133
134
135
136
137
138
139
140
141
142
143
144
145
146
147
148
149
150
151
152
153
154
155
156
157
158
159
160
161
162
163
164
165
166
167
168
169
170
171
172
173
174
175
176
177
178
179
180
181
182
183
184
185
186
187
188
189
190
191
192
193
194
195
196
197
198
199
200
201
202
203
204
205
206
207
208
209
210
211
212
213
214
215
216
217
218
219
220
221
222
223
224
225
226
227
228
229
230
231
232
233
234
235
236
237
238
239
240
241
242
243
244
245
246
247
248
249
250
251
252
253
254
255
256
257
258
259
260
261
262
263
264
265
266
267
268
269
270
271
272
273
274
275
276
277
278
279
280
281
282
283
284
285
286
287
288
289
290
291
292
293
294
295
296
297
298
299
300
301
302
303
304
305
306
307
308
309
310
311
312
313
314
315
316
317
318
319
320
321
322
323
/* SPDX-License-Identifier: GPL-2.0
 *
 * Copyright 2016-2018 HabanaLabs, Ltd.
 * All Rights Reserved.
 *
 */

/************************************
 ** This is an auto-generated file **
 **       DO NOT EDIT BELOW        **
 ************************************/

#ifndef ASIC_REG_TPC2_RTR_REGS_H_
#define ASIC_REG_TPC2_RTR_REGS_H_

/*
 *****************************************
 *   TPC2_RTR (Prototype: TPC_RTR)
 *****************************************
 */

#define mmTPC2_RTR_HBW_RD_RQ_E_ARB                                   0xE80100

#define mmTPC2_RTR_HBW_RD_RQ_W_ARB                                   0xE80104

#define mmTPC2_RTR_HBW_RD_RQ_N_ARB                                   0xE80108

#define mmTPC2_RTR_HBW_RD_RQ_S_ARB                                   0xE8010C

#define mmTPC2_RTR_HBW_RD_RQ_L_ARB                                   0xE80110

#define mmTPC2_RTR_HBW_E_ARB_MAX                                     0xE80120

#define mmTPC2_RTR_HBW_W_ARB_MAX                                     0xE80124

#define mmTPC2_RTR_HBW_N_ARB_MAX                                     0xE80128

#define mmTPC2_RTR_HBW_S_ARB_MAX                                     0xE8012C

#define mmTPC2_RTR_HBW_L_ARB_MAX                                     0xE80130

#define mmTPC2_RTR_HBW_RD_RS_E_ARB                                   0xE80140

#define mmTPC2_RTR_HBW_RD_RS_W_ARB                                   0xE80144

#define mmTPC2_RTR_HBW_RD_RS_N_ARB                                   0xE80148

#define mmTPC2_RTR_HBW_RD_RS_S_ARB                                   0xE8014C

#define mmTPC2_RTR_HBW_RD_RS_L_ARB                                   0xE80150

#define mmTPC2_RTR_HBW_WR_RQ_E_ARB                                   0xE80170

#define mmTPC2_RTR_HBW_WR_RQ_W_ARB                                   0xE80174

#define mmTPC2_RTR_HBW_WR_RQ_N_ARB                                   0xE80178

#define mmTPC2_RTR_HBW_WR_RQ_S_ARB                                   0xE8017C

#define mmTPC2_RTR_HBW_WR_RQ_L_ARB                                   0xE80180

#define mmTPC2_RTR_HBW_WR_RS_E_ARB                                   0xE80190

#define mmTPC2_RTR_HBW_WR_RS_W_ARB                                   0xE80194

#define mmTPC2_RTR_HBW_WR_RS_N_ARB                                   0xE80198

#define mmTPC2_RTR_HBW_WR_RS_S_ARB                                   0xE8019C

#define mmTPC2_RTR_HBW_WR_RS_L_ARB                                   0xE801A0

#define mmTPC2_RTR_LBW_RD_RQ_E_ARB                                   0xE80200

#define mmTPC2_RTR_LBW_RD_RQ_W_ARB                                   0xE80204

#define mmTPC2_RTR_LBW_RD_RQ_N_ARB                                   0xE80208

#define mmTPC2_RTR_LBW_RD_RQ_S_ARB                                   0xE8020C

#define mmTPC2_RTR_LBW_RD_RQ_L_ARB                                   0xE80210

#define mmTPC2_RTR_LBW_E_ARB_MAX                                     0xE80220

#define mmTPC2_RTR_LBW_W_ARB_MAX                                     0xE80224

#define mmTPC2_RTR_LBW_N_ARB_MAX                                     0xE80228

#define mmTPC2_RTR_LBW_S_ARB_MAX                                     0xE8022C

#define mmTPC2_RTR_LBW_L_ARB_MAX                                     0xE80230

#define mmTPC2_RTR_LBW_RD_RS_E_ARB                                   0xE80250

#define mmTPC2_RTR_LBW_RD_RS_W_ARB                                   0xE80254

#define mmTPC2_RTR_LBW_RD_RS_N_ARB                                   0xE80258

#define mmTPC2_RTR_LBW_RD_RS_S_ARB                                   0xE8025C

#define mmTPC2_RTR_LBW_RD_RS_L_ARB                                   0xE80260

#define mmTPC2_RTR_LBW_WR_RQ_E_ARB                                   0xE80270

#define mmTPC2_RTR_LBW_WR_RQ_W_ARB                                   0xE80274

#define mmTPC2_RTR_LBW_WR_RQ_N_ARB                                   0xE80278

#define mmTPC2_RTR_LBW_WR_RQ_S_ARB                                   0xE8027C

#define mmTPC2_RTR_LBW_WR_RQ_L_ARB                                   0xE80280

#define mmTPC2_RTR_LBW_WR_RS_E_ARB                                   0xE80290

#define mmTPC2_RTR_LBW_WR_RS_W_ARB                                   0xE80294

#define mmTPC2_RTR_LBW_WR_RS_N_ARB                                   0xE80298

#define mmTPC2_RTR_LBW_WR_RS_S_ARB                                   0xE8029C

#define mmTPC2_RTR_LBW_WR_RS_L_ARB                                   0xE802A0

#define mmTPC2_RTR_DBG_E_ARB                                         0xE80300

#define mmTPC2_RTR_DBG_W_ARB                                         0xE80304

#define mmTPC2_RTR_DBG_N_ARB                                         0xE80308

#define mmTPC2_RTR_DBG_S_ARB                                         0xE8030C

#define mmTPC2_RTR_DBG_L_ARB                                         0xE80310

#define mmTPC2_RTR_DBG_E_ARB_MAX                                     0xE80320

#define mmTPC2_RTR_DBG_W_ARB_MAX                                     0xE80324

#define mmTPC2_RTR_DBG_N_ARB_MAX                                     0xE80328

#define mmTPC2_RTR_DBG_S_ARB_MAX                                     0xE8032C

#define mmTPC2_RTR_DBG_L_ARB_MAX                                     0xE80330

#define mmTPC2_RTR_SPLIT_COEF_0                                      0xE80400

#define mmTPC2_RTR_SPLIT_COEF_1                                      0xE80404

#define mmTPC2_RTR_SPLIT_COEF_2                                      0xE80408

#define mmTPC2_RTR_SPLIT_COEF_3                                      0xE8040C

#define mmTPC2_RTR_SPLIT_COEF_4                                      0xE80410

#define mmTPC2_RTR_SPLIT_COEF_5                                      0xE80414

#define mmTPC2_RTR_SPLIT_COEF_6                                      0xE80418

#define mmTPC2_RTR_SPLIT_COEF_7                                      0xE8041C

#define mmTPC2_RTR_SPLIT_COEF_8                                      0xE80420

#define mmTPC2_RTR_SPLIT_COEF_9                                      0xE80424

#define mmTPC2_RTR_SPLIT_CFG                                         0xE80440

#define mmTPC2_RTR_SPLIT_RD_SAT                                      0xE80444

#define mmTPC2_RTR_SPLIT_RD_RST_TOKEN                                0xE80448

#define mmTPC2_RTR_SPLIT_RD_TIMEOUT_0                                0xE8044C

#define mmTPC2_RTR_SPLIT_RD_TIMEOUT_1                                0xE80450

#define mmTPC2_RTR_SPLIT_WR_SAT                                      0xE80454

#define mmTPC2_RTR_WPLIT_WR_TST_TOLEN                                0xE80458

#define mmTPC2_RTR_SPLIT_WR_TIMEOUT_0                                0xE8045C

#define mmTPC2_RTR_SPLIT_WR_TIMEOUT_1                                0xE80460

#define mmTPC2_RTR_HBW_RANGE_HIT                                     0xE80470

#define mmTPC2_RTR_HBW_RANGE_MASK_L_0                                0xE80480

#define mmTPC2_RTR_HBW_RANGE_MASK_L_1                                0xE80484

#define mmTPC2_RTR_HBW_RANGE_MASK_L_2                                0xE80488

#define mmTPC2_RTR_HBW_RANGE_MASK_L_3                                0xE8048C

#define mmTPC2_RTR_HBW_RANGE_MASK_L_4                                0xE80490

#define mmTPC2_RTR_HBW_RANGE_MASK_L_5                                0xE80494

#define mmTPC2_RTR_HBW_RANGE_MASK_L_6                                0xE80498

#define mmTPC2_RTR_HBW_RANGE_MASK_L_7                                0xE8049C

#define mmTPC2_RTR_HBW_RANGE_MASK_H_0                                0xE804A0

#define mmTPC2_RTR_HBW_RANGE_MASK_H_1                                0xE804A4

#define mmTPC2_RTR_HBW_RANGE_MASK_H_2                                0xE804A8

#define mmTPC2_RTR_HBW_RANGE_MASK_H_3                                0xE804AC

#define mmTPC2_RTR_HBW_RANGE_MASK_H_4                                0xE804B0

#define mmTPC2_RTR_HBW_RANGE_MASK_H_5                                0xE804B4

#define mmTPC2_RTR_HBW_RANGE_MASK_H_6                                0xE804B8

#define mmTPC2_RTR_HBW_RANGE_MASK_H_7                                0xE804BC

#define mmTPC2_RTR_HBW_RANGE_BASE_L_0                                0xE804C0

#define mmTPC2_RTR_HBW_RANGE_BASE_L_1                                0xE804C4

#define mmTPC2_RTR_HBW_RANGE_BASE_L_2                                0xE804C8

#define mmTPC2_RTR_HBW_RANGE_BASE_L_3                                0xE804CC

#define mmTPC2_RTR_HBW_RANGE_BASE_L_4                                0xE804D0

#define mmTPC2_RTR_HBW_RANGE_BASE_L_5                                0xE804D4

#define mmTPC2_RTR_HBW_RANGE_BASE_L_6                                0xE804D8

#define mmTPC2_RTR_HBW_RANGE_BASE_L_7                                0xE804DC

#define mmTPC2_RTR_HBW_RANGE_BASE_H_0                                0xE804E0

#define mmTPC2_RTR_HBW_RANGE_BASE_H_1                                0xE804E4

#define mmTPC2_RTR_HBW_RANGE_BASE_H_2                                0xE804E8

#define mmTPC2_RTR_HBW_RANGE_BASE_H_3                                0xE804EC

#define mmTPC2_RTR_HBW_RANGE_BASE_H_4                                0xE804F0

#define mmTPC2_RTR_HBW_RANGE_BASE_H_5                                0xE804F4

#define mmTPC2_RTR_HBW_RANGE_BASE_H_6                                0xE804F8

#define mmTPC2_RTR_HBW_RANGE_BASE_H_7                                0xE804FC

#define mmTPC2_RTR_LBW_RANGE_HIT                                     0xE80500

#define mmTPC2_RTR_LBW_RANGE_MASK_0                                  0xE80510

#define mmTPC2_RTR_LBW_RANGE_MASK_1                                  0xE80514

#define mmTPC2_RTR_LBW_RANGE_MASK_2                                  0xE80518

#define mmTPC2_RTR_LBW_RANGE_MASK_3                                  0xE8051C

#define mmTPC2_RTR_LBW_RANGE_MASK_4                                  0xE80520

#define mmTPC2_RTR_LBW_RANGE_MASK_5                                  0xE80524

#define mmTPC2_RTR_LBW_RANGE_MASK_6                                  0xE80528

#define mmTPC2_RTR_LBW_RANGE_MASK_7                                  0xE8052C

#define mmTPC2_RTR_LBW_RANGE_MASK_8                                  0xE80530

#define mmTPC2_RTR_LBW_RANGE_MASK_9                                  0xE80534

#define mmTPC2_RTR_LBW_RANGE_MASK_10                                 0xE80538

#define mmTPC2_RTR_LBW_RANGE_MASK_11                                 0xE8053C

#define mmTPC2_RTR_LBW_RANGE_MASK_12                                 0xE80540

#define mmTPC2_RTR_LBW_RANGE_MASK_13                                 0xE80544

#define mmTPC2_RTR_LBW_RANGE_MASK_14                                 0xE80548

#define mmTPC2_RTR_LBW_RANGE_MASK_15                                 0xE8054C

#define mmTPC2_RTR_LBW_RANGE_BASE_0                                  0xE80550

#define mmTPC2_RTR_LBW_RANGE_BASE_1                                  0xE80554

#define mmTPC2_RTR_LBW_RANGE_BASE_2                                  0xE80558

#define mmTPC2_RTR_LBW_RANGE_BASE_3                                  0xE8055C

#define mmTPC2_RTR_LBW_RANGE_BASE_4                                  0xE80560

#define mmTPC2_RTR_LBW_RANGE_BASE_5                                  0xE80564

#define mmTPC2_RTR_LBW_RANGE_BASE_6                                  0xE80568

#define mmTPC2_RTR_LBW_RANGE_BASE_7                                  0xE8056C

#define mmTPC2_RTR_LBW_RANGE_BASE_8                                  0xE80570

#define mmTPC2_RTR_LBW_RANGE_BASE_9                                  0xE80574

#define mmTPC2_RTR_LBW_RANGE_BASE_10                                 0xE80578

#define mmTPC2_RTR_LBW_RANGE_BASE_11                                 0xE8057C

#define mmTPC2_RTR_LBW_RANGE_BASE_12                                 0xE80580

#define mmTPC2_RTR_LBW_RANGE_BASE_13                                 0xE80584

#define mmTPC2_RTR_LBW_RANGE_BASE_14                                 0xE80588

#define mmTPC2_RTR_LBW_RANGE_BASE_15                                 0xE8058C

#define mmTPC2_RTR_RGLTR                                             0xE80590

#define mmTPC2_RTR_RGLTR_WR_RESULT                                   0xE80594

#define mmTPC2_RTR_RGLTR_RD_RESULT                                   0xE80598

#define mmTPC2_RTR_SCRAMB_EN                                         0xE80600

#define mmTPC2_RTR_NON_LIN_SCRAMB                                    0xE80604

#endif /* ASIC_REG_TPC2_RTR_REGS_H_ */